APEG Group, ETF Podgorica

VHDL, MSc, SPR, ETF

Termin: Zimski, Ljetnji semestar,17h  

 Student koordinator: Pavićević Aleksandar, 069103024

Predavanja

Vježbe

U sklopu predavanja-prezentacija

Laboratorija

Provjera znanja

  • Prisustvo (5-10) 
  • Kolokvijum I pismeni (25)
    • Zadaci iz pripremnog materijala , dio A i dio B, zadatak iz dijela A nosi 40% od 25, dok zadatak iz dijela B nosi 60% od 25 (SPR Dio A (1-27), dio B (1-20)). Broj zadatka iz oba dijela se random odredjuje iz testnog materijala (koji je slican pripremnom, ali u pojedinim zadacima, brojne vrijednosti ili neki uslovi mogu biti promijenjeni) prije starta kolokvijuma. Zadaci se predaju preko forme za predaju. Trajanje kolovijuma je 60min. 
  • Kol I usmeni (10)
    • Jedno pitanje iz testnog materijala, primpremni materijal C, izmijenjen u pogledu sprecavanja copy-paste (5 bodova)
    • Jedno pitanje od strane nastavnika iz materijala za predavanje (5 poena)  
  • LAB A (10)
    • Rad u grupama, dokumentacija vejzbe i video prezentacija (5 poena)
    • Provjera od strane nastavnika (5 poena)  
  • LAB B (10)
    • Rad u grupama, dokumentacija vejzbe i video prezentacija (5 poena)
    • Provjera od strane nastavnika (5 poena)  
  • ZAVRSNI (35)
    • Seminarski rad u grupi  na jednu od izabranih tema, dokumentovanje, prezentacija, video prezentacija (25 poena)
    • Provjera od strane nastavnika (10 poena)

Kolokvijum #1

  • Pripremni materijal 
  • Primjer predaje kolokvijuma 
  • Primjer dobre izrade, sa rjesenjem
  • Primjer gresaka
  • Kolokvijum I, dio A i dio B pripremnog materijala, zadatak iz dijela A nosi 40% od 25, dok zadatak iz dijela B nosi 60% od 25. Broj zadatka iz oba dijela se random odredjuje, prije starta kolokvijuma. Zadaci se predaju preko forme za predaju. Trajanje kolovijuma je 60min.  
  • Kolokvijum I:
  • Usmeni kolokvijum I, UTORAK 13.12. 10h, 
  • LABORATORIJA.  grupa 1: 10:00, 2: 10:15: 3:10:30, 4:10:45, 5:11:00, 6:11:15, 7:11:30, 8:11:45
  • Primjer predaje Laboratorije koja se predaje preko sistema sa imenom fajla kakav je dat, obratiti paznju na video koji mora pratiti prezentaciju, na kraju opisa je dat link na video... Primjer opisa vjezbe

Laboratorija

  • LAB A: materijal 
  • LAB A: raspored grupa
  • LAB B: materijal
  • LAB B: raspored grupa

Završni

  • Teme 2022 SPR.  Studenti po grupama izabiraju jednu od tema, predaju rad preko sistema za prijavu, brane temu. Ako je tema uspjesno odbranjena dobijaju po 20 poena svaki od clanova grupe. Svaki pojedinacno odgovara usmeno, 1 pitanje po slucajnom izboru iz Pripremni materijal (5 bodova), jedno kolo (prosto) programira, kompajlira i simulira, 5 poena i pitanja nastavnika (10 bodova), sto je dodatnih 20 poena.    
  • Raspored grupa za seminarski
  • Koriste se razvojne ploče DE2-70 i DE2-115 i QuartusII-9.1 sa SOPC Builder i NIOS II okruženjem. 

Pripremni materijal za Laboratoriju

Timeflow (zadaci)

Rezultati

  • Trenutni rezultati (27.12.2022)
  • Smatra se da je student polozio ispit ako je kumulativno ostvario 50 i vise poena, pri cemu na usmenom 20 i vise poena.   

Resursi i linkovi

Dodatni materijal (ranije generacije, laboratorija i ostali radovi)

  • Implementation of VHDL-FPGA Circuits in DE-70 Board (The files with the bellow titles Link...)
    • Traffic_light_controller_on_FPGA_DE2-70_board 
    • Two_Digit_Seven_Segment_Counter 
    • Up_counter_with_7_segment_display
    • Frequency_counter_design
    • 2_digit_7_segment_counter
    • Seven_segment_counter_ 0 - 99
    • Step_Stair_Light_Timer_with_FPGA
    • LED_intensity_control_using_PWM
    • Blink_circuit_with_3_to_8_Decoder
    • Ring_Johnson_counter
    • Real_car_alarm_2
    • Real_car_alarm
    • Stair_Steps_Light_timer
    • Simple_calculator_on_FPGA_DE2-70 board
    • Simple_keyboard_with_four_keys
    • Deboucing_on_FPGA
    • RANDOM_NUMBER_GENERATOR_FPGA
    • Generator_function_on_FPGA
    • Multi_chanels_PWM_controler_on_FPGA
    • Lotto_Generator_FPGA
    • FPGA DESIGN OF STOPWATCH (template, Researchgate)
    • DC Motor Control Using FPGA Generated PWM (template, Researchgate)
    • MATLAB to VHDL Converter Examples (template, Researchagate)
    • IIR filter design in FPGA -Simple example (template, Researchgate)

Ostalo

Contact

Spisak studenata

OBRAZAC za evidenciju osvojenih poena na predmetu i predlog ocjene
ELEKTROTEHNIČKI FAKULTET STUDIJE PRIMIJENJENOG RAČUNARSTVA
VHDL Ects: 5 Predavači: Radovan Stojanović;
                         
EVIDENCIONI BROJ / IME I PREZIME BROJ OSVOJENIH POENA ZA SVAKI OBLIK PROVJERE ZNANJA STUDENTA POENI / PREDLOG OCJENE
PRISUSTVO DOMAĆI KOLOKVIJUMI ZAVRŠNI
I II I - red I - pop II - red II - pop red pop
1/2022 Maja Ćorović                   0 F
2/2022 Dejn Vasković 4 10 12 5           0 F
3/2022 Luka Šipčić 3 5 6 6           0 F
4/2022 Nikolina Filipović 4 5 5 3           0 F
5/2022 Aleksandar Pavićević 4 8 10 4           0 F
6/2022 Tamara Živković 4 7 8 1           0 F
7/2022 Nikola Dujović                   0 F
15/2021 Vladan Čelebić                   0 F
21/2021 Todor Nikolić 3 5 9 2           0 F

Random generator

Part A and Part B