Automatizovano projektovanje elektronskih kola i sistema (APEKS) i Simulaciju elektronskih kola (SEK)

NEWS: 

ECTS katalog

Predavanja

• Prof. dr Radovan Stojanovic
• PREZENTACIJE, autorizovana predavanja, Radovan Stojanovic
• AUTOMATIZOVANO PROJEKTOVANJE DIGITALNIH SISTEMA (VHDL i FPGA), Radovan Stojanovic, Textbook, Tempus, 2008
• 9_1_Quartus_free,  Tool za vježbanje, Editor, Compiler, Simulator, Programmer.
• LT Spice ili slican
• Schematic capture i PCB design software (opciono).

Vježbe

• Dr Dejan Karadaglic, Racunarske (programerske). Iz gradiva
• 9_1_Quartus_free,  Tool za vježbanje, Editor, Compiler, Simulator, Programmer.

Laboratorija

• Dr Dejan Karadaglic. Izvode se u Laboratoriji za Elektroniku. Pogledati u "Provjera znanja".
• 9_1_Quartus_free,  Tool za vježbanje, Editor, Compiler, Simulator, Programmer.
• Sadrzaj vjezbi i literatura se nalaze na Laboratorija

Provjera znanja

• PRISUSTVO (5 poena) 

• KOLOKVIJUM I (40 poena)

  • Pismeni (25 poena).

  • Asisstent.
  • Zadaci iz pripremnog materijala , dio A i dio B, zadatak iz dijela A nosi 40% od 25, dok zadatak iz dijela B nosi 60% od 25. Broj zadatka iz oba dijela se random odredjuje iz testnog materijala (koji je slican pripremnom, ali u pojedinim zadacima, brojne vrijednosti ili neki uslovi mogu biti promijenjeni) prije starta kolokvijuma. Zadaci se predaju preko forme za predaju. Trajanje kolovijuma je 60min. 
  • Primjer predaje kolokvijuma 
  • Primjer dobre izrade, sa rjesenjem
  • Primjer gresaka
  • Upustvo nastavnika (video), Upustvo za pokretanje programa i izradu primjera
  • Test-Zadacil  (neposredno prije kolokvijuma)
  • Raspored zadataka (neposredno prije kolokvijuma)
  • Usmeni (15 poena). Predavac. Jedno pitanje (5 poena) iz testnog materijala, primpremni materijal C, izmijenjen u pogledu sprecavanja copy-paste. Jedno pitanje od strane nastavnika iz materijala za predavanje (10 poena)  
  • Nacin ispitivanja. Usmeni (15 poena). Predavac. Jedno pitanje (5 poena) iz testnog materijala, Primpremni materijal C 2023, izmijenjen u pogledu sprecavanja copy-paste, random selekcija. Jedno pitanje od strane nastavnika iz materijala za predavanja ili vezano za testno pitanje(10 poena).
  • Link za predaju radova

• LABORATORIJA (15 poena)

• Asistent.
• Rad u grupama, dokumentacija vejzbe i video prezentacija (10 poena). Provjera od strane asistenta, pojedinacno (5 poena)  
• Lab Vjezbe1-3, Vjezbe4-7
• User Manual
• DE2-70 Pins Asigments
• Getting Started with Altera’s DE2-70 Board, Tutorial
• CD-ROM-DE2-70
• CD-rom/de2/ (terasic.com) 
• Simple example how to asign pins on DE2-70 board
• UART Coomunication on DE1, cores, IP cores academic programme, example 1, example 2, SOPC Builder
• Link za predaju radova

• ZAVRSNI (40 poena).

• Prakticni seminarski rad u grupi  na jednu od izabranih tema, dokumentovanje, prezentacija, video prezentacija (25 poena) (Profesor, Asistent). Usmeni (15 poena). Profesor. 
• Zavrsni seminarski (Teme 2022, Teme 2023)
• Raspored grupa po temama (definisati)
• Koristite iskljucivo predaju radova kroz odgovarajucu formu  

Progres studenata

• Stanje bodova 11.01.2023 (sa rasporedom Grupa)

Dodatni materijal za ucenje

• Radovi studenata, seminarski, tehnicki Link...

  • Traffic_light_controller_on_FPGA_DE2-70_board 
  • Two_Digit_Seven_Segment_Counter 
  • Up_counter_with_7_segment_display
  • Frequency_counter_design
  • 2_digit_7_segment_counter
  • Seven_segment_counter_ 0 - 99
  • Step_Stair_Light_Timer_with_FPGA
  • LED_intensity_control_using_PWM
  • Blink_circuit_with_3_to_8_Decoder
  • Ring_Johnson_counter
  • Real_car_alarm_2
  • Real_car_alarm
  • Stair_Steps_Light_timer
  • Simple_calculator_on_FPGA_DE2-70 board
  • Simple_keyboard_with_four_keys
  • Deboucing_on_FPGA
  • RANDOM_NUMBER_GENERATOR_FPGA
  • Generator_function_on_FPGA
  • Multi_chanels_PWM_controler_on_FPGA
  • Lotto_Generator_FPGA
  • Real car-dor alarm Wwth Panic button
  • FPGA DESIGN OF STOPWATCH (template, Researchgate)
  • DC Motor Control Using FPGA Generated PWM (template, Researchgate)
  • MATLAB to VHDL Converter Examples (template, Researchagate)
  • IIR filter design in FPGA -Simple example (template, Researchgate)

• Knjige, slicni kursevi

  • K.L. Short, VHDL for Engineers

  • Pong P. Chu, FPGA Prototyping by VHDL Examples: Xilinx Spartan™-3 Version, July 2007, DOI: 10.1002/9780470231630,  ISBN: 9780470185315

  •  Ian Grout, Digital Systems Design with FPGAs and CPLDs, 

  • EEC 180B – Digital Systems II, University of California, Davis, https://www.ece.ucdavis.edu/~soheil/teaching/EEC180B-S06/labs.html 

• Ostali resursi

• On_Line Tool (za vjezbanje)
• Download Software Page Intel Quartus, 
• Download 91_quartus_free

• University Program (Terasic)

Ostalo

• Odabrani radovi u okviru istrazivanja ili prakticnih radova studenata (Link)